DDR NAND flash chipekkel gyorsulnak az SSD-k

Minden jel szerint a Samsung Electronics fog a világon elsőként forgalomba hozni DDR NAND flash chipekre épülő SSD-ket, amelyek magasabb fokozatba kapcsolják a kategóriát, és a következő évek során tovább növelik a a merevlemezekkel szemben élvezett fölényt. A Samsung kezdetben csak egy kapacitásban kínálja az új technológiát, az 512 gigabájtos SSD-k tömegtermelése júliusban indul be, így nyár végére a boltokba és számítógépekbe kerülhetnek - árazásuk egyelőre nem ismert, de a kiskereskedelmi ár valószínűleg meghaladja majd a 300 ezer forintot. A kisebb kapacitású modellek várható érkezése jelenleg nem ismert.

Az SSD szekvenciális olvasási sebessége 250 MB/s, míg az írási 220 MB/s, ami egyértelműen jelzi, hogy a magasabb sebességek elérése érdekében égetővé vált a SATA 3 Gbps interfész gyorsítása, mivel ez az SSD gyakorlatilag már teljesen szaturálja a SATA buszt. A SATA 6 Gbps mellőzésével kapcsolatban csak spekulálni tudunk, talán a minél hamarabbi piacra kerülési idő vagy az új verzió alacsony elterjedtsége magyarázhatja. Az első 6 Gbps felületű SSD-t a Micron leánya, a Lexar dobta piacra februárban, a Crucial RealSSD formájában, amely 355 MB/s szekvenciális olvasási sebességet ér el.

Az első DDR NAND chipek

A Samsung tavaly novemberben kezdte meg azoknak a 30 nanométeres osztályú, 32 gigabites MLC chipeknek a tömegtermelését, amelyeket most SSD-kbe épít. Ezek a chipek a kontrollerrel már DDR, vagyis double data rate felületen kommunikálnak, miközben az órajel maximálisan elérhető frekvenciája is gyorsult, így az iparban alkalmazott SDR, 40/50 megatranszfer/s (ONFi 1.0) sebességről összességében 133 MT/s sebességre gyorsultak a chipek. Hasonlóan a DDR SDRAM memóriachipeknél megismert koncepcióhoz, az ötlet itt is az, hogy egy órajel két bitet tudjon továbbítani, a le- és felfutó éleket is felhasználva.

A NAND flash chipek felületének elhordó kapacitását szükséges fokozni ahhoz, hogy hatékonyan lehessen növelni az SSD-k és más memóriatermékek sebességét. A NAND chipek maguk közel egy nagyságrenddel gyorsabban képesek kiolvasni az adattömböket, mint ahogyan azt a NAND és a vezérlő közti busz továbbítani képes - az ONFi munkacsoportban közreműködő Micron szerint egy chip elméletileg akár 330 MB/s sebességgel tudja a tömböket olvasni, miközben a külső busz csak 40 MB/s kapacitású.

Ez azért is problémás, mert a miniatürizációval egyre nagyobb kapacitású egy-egy chip, vagyis  növekszik a kiolvasni vagy írni kívánt adatmennyiség, miközben a műveletvégző sebesség nem változik. Erre az SSD-gyártók többcsatornás szervezéssel válaszolnak, az Intel X25-M például 10 párhuzamos csatornán vezérli a chipeket a maximális áteresztőképesség elérése érdekében, ami önmagában is költséges, de szükségessé teszi azt is, hogy sok chipet használjon a gyártó, ha magas teljesítményt akar - hasonlóan ahhoz, ahogyan a DRAM-oknál megszoktuk.

Mivel a piac legnagyobb szereplőjeként a Samsung nem tagja a NAND chipek vezérlését szabványosító Open NAND Flash Interface Working Groupnak, ezért nem meglepő, hogy a cég nem az iparági csoport által az ONFi 2.0 számára specifikált szinkron DDR technikát használja, hanem egy saját elképzelését valósítja meg, amelyet toggle mode, vagyis kapcsolt módú DDR-nek hív. A JEDEC-nél szabványosítás alatt álló, más chipgyártók által is támogatott aszinkron megoldás leginkább abban különbözik az ONFi szinkron DDR megoldásától, hogy nem igényel folyamatos órajelet, így alacsonyabb átlagfogyasztást ér el. A Samsung állítja, hogy így a nagyobb sebesség ellenére az új SSD fogyasztása nem magasabb, mint az eddigi SSD-ké.

A Samsung kapcsolt módú DDR technikájával a vállalat korábbi technikai prezentációi alapján 8 kilobájtos lapmérettel 72 MB/s effektív olvasási, és 30 MB/s írási sebességet érhet egy NAND chip, ami rendre 125 és 50 százalékos gyorsulás az előző generációhoz képest. A Samsung megoldása nagyban hasonlít az ONFi csoport által kidolgozotthoz, és a DDR jelet a korábbi elektronika kiegészítésével, egy kétirányú adat kapuzójelet (data strobe) továbbító sín (DQS) hozzáadásával oldja meg. A magas frekvenciájú kapuzójel nem tesz mást, minthogy szabályozza az adatok sínre kerülését, méghozzá mind a jel felfutó és lefutó ágán információt visz át az adatsín számára, amint adat jelenik meg az írási vagy az olvasási tűk valamelyikén.

^{Balra a hagyományos, jobbra a kapcsolt DDR működése; Forrás: Samsung}

Az ONFi és a Samsung egyaránt nagyban felgyorsítja tehát a NAND flash chip és a kontroller közti buszt, hogy helyreálljon az egyensúly a chipek belső lelkivilága és a külvilág közt. Az ONFi 2.1 specifikációtól felfelé a busz akár 200 MB/s kapacitású is lehet, amivel chipenként 80-120 MB/s közötti kiolvasási sebesség realizálható a Micron szerint, az SLC és MLC szervezéstől, lapmérettől és kiolvasott adatmennyiségektől függően, ami összhangban van a Samsung által jelentett értékekkel. A lineáris sebességek mellett a kisméretű transzferek esetében is drasztikusan, felére-harmadára szorítható le a késleltetés, így növelhető a random IO-műveleti sebesség is - az SSD-k még gyorsabban reagálnak majd.

Mindez azt jelenti, hogy a jelenlegi sebességeket kevesebb csatornával lehet elérni, ami olcsóbbá teszi majd az SSD-k előállítását is, valamint adott olvasási sebességet kevesebb chippel lehet elérni, ami nagyban segíthet majd PC-s SSD-k árainak leszorításában. Az egyetlen pont, ahol a DDR keveset segít, az az írási teljesítmény, mivel itt a chipek belső architektúrája jelenti a korlátozó tényezőt, itt legfeljebb a csatornák számának csökkentésére adódik lehetőség. Az mindenesetre egyértelmű, hogy a belépőkategóriás SSD-k a DDR NAND flash chipekkel még olcsóbbak lehetnek majd.

Kevés ide a SATA

Hogy mit jelent mindez az SSD-k szintjén? Azt, hogy mai szemmel extrémnek tűnő olvasási és írási sebességek jelennek meg a következő hónapok és évek során, az SSD-k folyamatosan a SATA és SAS felületek maximális teljesítőképességének határán fognak mozogni, ami 6 Gbps specifikációjú interfészek esetén a gyakorlatban 500 MB/s körüli maximálisan realizálható átviteli gyorsaságot takar majd. A szinkron DDR ONFi 2.x és a Samsung kapcsolt módú aszinkron DDR MLC-chipjeivel szerelt SSD-k könnyedén elérik majd ezt a szekvenciális sebességet, miközben a jo pedigrével rendelkező SLC-s változatoknál írási teljesítményben is erre lehet majd idővel számítani. Az Intel és a Micron már gyártásba került, közös 25 nanométeres NAND flash chipjei már ONFi 2.2 interfésszel rendelkeznek, az ezekkel szerelt első SSD-k felbukkanása a következő hónapok során várható.

A Samsung hosszú távú fejlesztési ütemtervében a most bejelentettnél másfélszer gyorsabb, 200 MT/s sebesség is szerepel, amivel felzárkózik az ONFi 2.1 specifikációhoz, és kitűzte már a 400 MT/s gyorsaság elérését is, ami már tízszerese az eddigi SSD-kben alkalmazott NAND flash busz sebességének. Az SSD-k ezekkel a fejlesztésekkel a véletlenszerű hozzáféréseket követően a lineáris olvasási műveletekben is behozhatatlan fölényre tesznek szert a diszkes megoldásokkal szemben, miközben a teljesítményorientált SSD-k esetében jelentősen tovább javul a IO-műveleti sebesség is, mivel kisméretű, 2-8 kilobájtos transzferek esetében  felére harmadára esik a késleltetés - mindehhez azonban előbb a SATA és SAS 6 Gbps vezérlőknek kell elterjedniük.