Az év második felében ismét eshet az SSD-k ára
Az év második felére mindhárom NAND flash technológiai nagyhatalom végezni fog tömegtermelést 20 nanométeres osztályú csíkszélességen, ami a memóriakártyák és SSD-k előállítási költségének újabb drasztikus lefaragását teszi lehetővé, ezen keresztül pedig a végfelhasználói árak csökkentését.
Mindenki, aki számít
Riválisait követően a flash memóriatechnológiát kifejlesztő Toshiba a napokban közölte, hogy nyáron kezdi meg a 20 nanométeres osztályú termelést, és gyors átállást ígért, mivel az új eljárás nem igényel radikális újításokat, így a NAND flash technológiát is probléma nélkül át lehet ültetni az új geometriára. A Toshiba 64 gigabites MLC chipek termelését és rétegezési technikák együttes alkalmazását tervezi a nagy kapacitású igények kielégítése érdekében, így a kínálatában megjelenhetnek akár az 1 terabájtos, 2,5 hüvelykes SSD-k is.
A 20 nanométeres bejelentések sorát az Intel és a Micron nyitotta meg még év elején, amikor közölték, hogy vegyesvállalatukban megkezdték a 25 nanométeres csíkszélességű NAND flash chipek gyártását, elsőként a világon. A 64 MLC gigabites, vagyis 8 gigabájt kapacitású szilíciumchipek mérete a miniatürizációnak és a chiptervező mérnökök egyéb erőfeszítéseinek köszönhetően méretben gyakorlatilag megegyezik a jelenlegi 34 nanométeres eljárással gyártott 32 gigabites MLC chipekkel, amelyeket például az Intel az X25 SSD-kben alkalmaz. Ez azt jelenti, hogy az új chipek kapacitásarányos gyártási költsége nagyjából felére redukálódott a szilícium szintjén.
Ezt követően nem sokkal, április második felében jelentkezett be egy ügyes PR-manőverrel a Samsung Electronics, a legnagyobb termelő, hogy a világon elsőként megkezdte a 20 nanométeres osztályú NAND flash chipek kereskedelmi termelését, és már szállítja az ilyen chipekkel szerelt Secure Digital kártyák első mintapéldányait. A koreai óriás kompetitív megfontolásból nem teszi közzé, pontosan milyen geometriájú gyártástechnológiát dolgozott ki, ugyanakkor a lényeg, hogy 50 százalékos termelésjavulást ért el. Az MLC chipek kapacitása 32 gigabit, amit vélhetően az indokol, hogy a Samsung így a 64 gigabiteshez képest fajlagosan még kisebb bitköltséget érhet el, mivel még kisebb a seletjhányad és a szilíciumszeletek szélén keletkező veszteség, a kompakt tokozást pedig a chiprétegelési (stacking) technikákkal éri el - 64 gigabájtos SD-kártyák is produkálhatóak. Valójában azonban az Intel jár előrébb, amely ezen a héten megkezdte a 25 nanométeres chipjeinek tömeges kereskedelmi szállításait.
Az iSuppli tavaly harmadik negyedéves adatai alapján a négy vállalat a globális NAND flash chipértékesítés közel 88 százalékát adták, élen a Samsung Electronics-szal, amely közel 40 százalékos részesedéssel vezette a piacot, és amely mögött az agresszíven terjeszkedő Toshiba 5 százalékponton belülre került a jen erőssége és a koreai won leértékelődése ellenére. Az Intel és a Micron nagyjából 14 százalékot hasított ki együtt. A 20 nanométeres osztályú termelés felfutásával az év második felében megindulhat a memóriakártyák és SSD-k árának újabb jelentős csökkenése, ami újabb lökést fog adni terjedésüknek az olyan területeken, mint a notebookok vagy a nagyteljesítményű fájl- és adatbázis szerverek, amelyeket nagyba korlátoz a merevlemezek lassúsága.
Háromdimenziós memóriachip a Toshibától
A Toshiba egyúttal közölte azt is, hogy még ebben a pénzügyi évben meghozza a döntést a háromdimenziós NAND flash chiptechnológiájának alkalmazásáról, pontosabban annak időzítéséről, ami hatalmas áttöréssel kecsegtet a bitköltségek terén. A vállalat idén nyáron kezdi ötödik NAND-gyárának építését, ahol később ezen memóriachipek előállítása is folyik majd. A japán Yokkaichi városa mellett felhúzott létesítmény rendkívül gyorsan, a tervek szerint jövő tavaszra már el is készülhet, így akár egy éven belül megkezdheti az első szilíciumszeletek megmunkálását hagyományos 20 nanométeres technológián, majd később felkészítik a háromdimenziós, úgynevezett BiCS (bit cost scalable) chipek későbbi termelésére is, várhatóan néhány negyedévvel később.
A BiCS koncepció lényege, hogy térben egymás fölött alakítanak ki több cellaréteget, így architekturális háromdimenzióssá válik a chip, és anélkül sokszorozható a kapacitás, hogy növekedne a felhasznált szilíciumterület, vagy további miniatürizációra volna szükség. A Toshiba kidolgozott már 16 szintű BiCS felépítést, amellyel azonos csíkszélességen tízszeres kapacitás érhető el, ami forradalmi áttöréssel kecsegtet - a tervek szerint legkésőbb 2012-ben. Az egyelőre nem világos, hogy ezek a chipek mennyire lesznek ellenállóak a fáradással szemben, valamint mekkora teljesítményre lesznek képesek.
A Toshibától eltérő háromdimenziós technikákon dolgozik a Samsung, a fejlesztések állapotáról azonban az elmúlt időszakban nem adott hírt a vállalat, és tavaly még több párhuzamos technikát prezentált, ami arra utal, még nem született döntés, melyik megközelítésre helyezi a hangsúlyt. A vállalatok fejlesztési erőfeszítései, valamint a Toshiba és a Samsung által bejelentett gigantikus kapacitásnövelő beruházások garantálni látszanak, hogy a következő évek során tovább folytatódhat a NAND flash költségének csökkenése.